Document made available under the **Patent Cooperation Treaty (PCT)**

International application number: PCT/JP05/006756

International filing date:

06 April 2005 (06.04.2005)

Document type:

Certified copy of priority document

Document details:

Country/Office: JP

Number:

2004-113403

Filing date: 07 April 2004 (07.04.2004)

Date of receipt at the International Bureau: 20 May 2005 (20.05.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2004年 4月 7日

出願番号

Application Number:

特願2004-113403

バリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願

番号

JP2004-113403

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is

出 願 人

株式会社村田製作所

Applicant(s):

特許庁長官 Commissioner, Japan Patent Office 2005年 4月27日





异种种型制度Copy ・【あて先】 【国際特許分類】 GOIC 19/56 G01P 9/04 【発明者】 【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田製作所内 【氏名】 加藤 良隆 【特許出願人】 【識別番号】 000006231 株式会社村田製作所 【氏名又は名称】 【代理人】 【識別番号】 100079441 【弁理士】 【氏名又は名称】 広瀬 和彦 【電話番号】 (03)3342-8971【手数料の表示】 【予納台帳番号】 006862 【納付金額】 16,000円 【提出物件の目録】 【物件名】 特許請求の範囲 【物件名】 明細書 【物件名】 図面 1 【物件名】

要約書 1

【包括委任状番号】 9004887

E HD WYZ A A

基板と、

Best Available Copy

該基板に設けられ、直交する3軸のうち第1,第2の軸方向に振動可能に設けられた振動体と、駆動信号により該振動体を第1の軸方向に振動させる駆動手段と、前記振動体が第1の軸方向に振動した状態で第3の軸周りに角速度が加わったときに前記振動体が第2の軸方向に変位するのを検出して検出信号を出力する変位検出手段とからなる角速度検出素子と、

前記基板に設けられ、該角速度検出素子の駆動手段に接続された駆動用配線と、

前記基板に設けられ、前記角速度検出素子の変位検出手段に接続された検出用配線と、

前記基板に設けられ、前記駆動用配線と検出用配線に接続された信号処理手段とを備えてなる角速度計測装置において、

前記基板は複数の絶縁層からなる多層基板を用いて形成し、

該多層基板の内部には、2つの絶縁層の間に位置して前記検出用配線を配置し、

前記多層基板には、その厚さ方向に対して前記検出用配線と異なる位置に配置され、前記検出用配線と対向したインピーダンスの低い低インピーダンス配線を形成したことを特徴とする角速度計測装置。

【請求項2】

前記角速度検出素子は、前記多層基板との実装面側に位置して前記駆動手段に接続された素子側駆動用電極と前記変位検出手段に接続された素子側検出用電極とを有し、

前記多層基板の表面には、前記駆動用配線に接続され前記素子側駆動用電極に対向した基板側駆動用電極を設けると共に前記検出用配線に接続され前記素子側検出用電極に対向した基板側検出用電極を設け、

前記素子側駆動用電極と基板側駆動用電極とを接続すると共に前記素子側検出用電極と 基板側検出用電極とを接続し、前記角速度検出素子を多層基板にフリップチップ実装する 構成としてなる請求項1に記載の角速度計測装置。

【請求項3】

前記角速度検出素子の実装面には、前記素子側駆動用電極と素子側検出用電極との間に 位置してインピーダンスの低い素子側低インピーダンス電極を設けてなる請求項2に記載 の角速度計測装置。

【請求項4】

前記多層基板の表面には、前記基板側駆動用電極と基板側検出用電極との間に位置してインピーダンスの低い基板側低インピーダンス電極を設けてなる請求項2または3に記載の角速度計測装置。

【請求項5】

前記多層基板には、前記角速度検出素子が実装される部位に位置して前記基板側検出用電極と検出用配線とを接続するスルーホールを設けてなる請求項2,3または4に記載の角速度計測装置。

【請求項6】

前記角速度検出素子の振動体、駆動手段および変位検出手段は、シリコン材料に微細加工を施すことによって形成してなる請求項1,2,3,4または5に記載の角速度計測装置。

【請求項7】

前記角速度検出素子の変位検出手段は、前記振動体の変位に応じた静電容量を検出する構成としてなる請求項1,2,3,4,5または6に記載の角速度計測装置。

【請求項8】

前記多層基板の絶縁層は絶縁性のセラミックス材料を用いて形成してなる請求項1,2,3,4,5,6または7に記載の角速度計測装置。

【請求項9】

なる請求項1, 2, 3, **Best Available Cept** たは8に記載の角速度計測装置。

【請求項10】

前記駆動用配線は前記多層基板のうち厚さ方向で前記検出用配線とは同じ位置に配置され、

該駆動用配線と検出用配線との間には、他の低インピーダンス配線を配置する構成としてなる請求項1,2,3,4,5,6,7または8に記載の角速度計測装置。

【技術分野】 Best Available Copy

[0001]

本発明は、例えば角速度を検出するのに好適に用いられる角速度計測装置に関する。

【背景技術】

[0002]

一般に、角速度計測装置として、基板上に角速度検出素子と信号処理素子とを実装したものが知られている(例えば、特許文献 1 参照)。この場合、角速度検出素子は、直交する 3 軸のうち第 1 ,第 2 の軸方向に振動可能に設けられた振動体と、駆動信号により該振動体を第 1 の軸方向に振動させる駆動手段と、前記振動体が第 1 の軸方向に振動した状態で第 3 の軸周りに角速度が加わったときに前記振動体が第 2 の軸方向に変位するのを検出して検出信号を出力する変位検出手段とによって構成されている。また、基板には、角速度検出素子の駆動手段、変位検出手段にそれぞれ接続された駆動用配線、検出用配線が設けられ、これらの配線を通じて角速度検出素子と信号処理素子との間が接続されていた。

[0003]

【特許文献1】特開平10-300475号公報

[0004]

この種の従来技術による角速度計測装置は、信号処理素子から駆動用配線を通じて角速度検出素子に向けて駆動信号を入力すると、駆動手段は該駆動信号に基いて振動体を第1の軸方向に振動させる。この状態で、第3の軸周りに角速度が加わると、振動体には第2の軸方向に対してコリオリ力が作用する。これにより、振動体は角速度に応じて第2の軸方向に変位するから、変位検出手段は、第2の軸方向に対する振動体の変位量を静電容量等の変化として検出し、角速度に応じた検出信号を出力する。そして、信号処理素子は、変位検出手段からの検出信号を検出用配線を通じて受け取り、この検出信号に対して各種の演算処理を施すことによって、角速度を算出していた。

【発明の開示】

【発明が解決しようとする課題】

[0005]

ところで、検出用配線はM Ω (X10 $^6\Omega$)オーダーの高インビーダンスであるため、上述した従来技術では、駆動用配線と検出用配線との間の結合容量を介してクロストークが発生し、駆動信号が検出信号に混入することがある。このとき、従来技術による駆動用配線と検出用配線とはいずれも基板の表面に設けられているから、高インピーダンスな検出用配線の周囲に十分なシールドを設けることができず、駆動用配線と検出用配線との間の結合容量を小さくすることができなかった。このため、従来技術では、符号の異なる2つの駆動信号と検出信号とに応じて駆動用配線と検出用配線とをそれぞれ2本ずつ設けると共に、これらの2本ずつの駆動用配線と検出用配線との間で結合容量のバランスを調整し、クロストークを相殺していた。

[0006]

しかし、このような従来技術の構成でも、駆動用配線と検出用配線との間の結合容量はその絶対値が大きいから、配線等のばらつきによって僅かな結合容量(例えば、数 f F 程度)が残存する。このとき、例えば微弱な角速度を検出するときには、検出信号も非常に微小な信号となるから、僅かな結合容量によるクロストークでも検出感度に比べて大きな静止時出力を発生させる。この結果、静止時出力のずれやオフセット温度ドリフト特性に大きな影響を与えるという問題があった。

[0007]

また、従来技術では、結合容量を小さくするために、2本の検出用配線に対して駆動用配線を対称形状をなして形成していた。しかし、この場合には、配線の引き回しが制約され、配線等を含めた実装面積が大きくなると共に、角速度検出素子、信号処理素子等の配

・から、角速度検出素子を整核 Lyallable Copy チップ実装することが難しかった。即ち、角速度検出素子を基板上にフリップチップ実装するためには、素子側の電極に対応して基板側の電極(配線)を高密度で配置する必要があるのに加え、結合容量を小さくするために配線を対称性をもって形成する必要がある。これに対し、従来技術では、上述のように配線の引き回し等が制約されるため、配線を高密度かつ対称性をもって形成することができなかった。この結果、従来技術では、基板に対して角速度検出素子をワイヤボンディング実装していたから、他の部品の実装工程と共用できず、生産性が低下すると共に、ワイヤ間の結合容量を通じてクロストークが混入し、静止時出力のずれとオフセット温度ドリフト特性が悪化するという問題もあった。

[0009]

本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、高インピーダンスな検出用配線を効率良くシールドできると共に、配線の引き回しや素子配置の制約を無くし、実装面積を低減することができる角速度計測装置を提供することにある。

【課題を解決するための手段】

[0010]

上述した課題を解決するために、本発明は、基板と、該基板に設けられ、直交する3軸のうち第1,第2の軸方向に振動可能に設けられた振動体と、駆動信号により該振動体を第1の軸方向に振動させる駆動手段と、前記振動体が第1の軸方向に振動した状態で第3の軸周りに角速度が加わったときに前記振動体が第2の軸方向に変位するのを検出して検出信号を出力する変位検出手段とからなる角速度検出素子と、前記基板に設けられ、前記角速度検速度検出素子の駆動手段に接続された駆動用配線と、前記基板に設けられ、前記駆動用配線と検出用配線とに接続された検出用配線と、前記基板に設けられ、前記駆動用配線と検出用配線とに接続された信号処理手段とを備えてなる角速度計測装置に適用される。

[0011]

そして、請求項1の発明が採用する構成の特徴は、前記基板は複数の絶縁層からなる多層基板を用いて形成し、該多層基板の内部には、2つの絶縁層の間に位置して前記検出用配線を配置し、前記多層基板には、その厚さ方向に対して前記検出用配線と異なる位置に配置され、前記検出用配線と対向したインピーダンスの低い低インピーダンス配線を形成したことにある。

$[0\ 0\ 1\ 2]$

請求項2の発明では、前記角速度検出素子は、前記多層基板との実装面側に位置して前記駆動手段に接続された素子側駆動用電極と前記変位検出手段に接続された素子側検出用電極とを有し、前記多層基板の表面には、前記駆動用配線に接続され前記素子側駆動用電極に対向した基板側駆動用電極を設けると共に前記検出用配線に接続され前記素子側検出用電極に対向した基板側検出用電極を設け、前記素子側駆動用電極と基板側駆動用電極と基板側を接続すると共に前記素子側検出用電極と基板側検出用電極とを接続し、前記角速度検出素子を多層基板にフリップチップ実装する構成としている。

$[0\ 0\ 1\ 3]$

請求項3の発明は、前記角速度検出素子の実装面には、前記素子側駆動用電極と素子側検出用電極との間に位置してインピーダンスの低い素子側低インピーダンス電極を設ける構成としている。

[0014]

請求項4の発明は、前記多層基板の表面には、前記基板側駆動用電極と基板側検出用電極との間に位置してインピーダンスの低い基板側低インピーダンス電極を設ける構成としている。

[0015]

請求項5の発明では、前記多層基板には、前記角速度検出素子が実装される部位に位置

請求項6の発明では、**間熱角機関機能**子の振動体、駆動手段および変位検出手段は、シリコン材料に微細加工を施すことによって形成している。

[0017]

請求項7の発明では、前記角速度検出素子の変位検出手段は、前記振動体の変位に応じた静電容量を検出する構成としている。

[0018]

請求項8の発明では、前記多層基板の絶縁層は絶縁性のセラミックス材料を用いて形成している。

[0019]

請求項9の発明では、前記駆動用配線は前記多層基板のうち厚さ方向で前記検出用配線とは異なる位置に配置され、前記低インピーダンス配線は前記駆動用配線と検出用配線との間に配置する構成としている。

[0020]

請求項10の発明では、前記駆動用配線は前記多層基板のうち厚さ方向で前記検出用配線とは同じ位置に配置され、該駆動用配線と検出用配線との間には、他の低インピーダンス配線を配置する構成としている。

【発明の効果】

[0021]

請求項1の発明によれば、検出用配線を多層基板の内部に設けると共に、多層基板には、厚さ方向に対して該検出用配線と異なる位置に検出用配線と対向した低インピーダンス配線を設けたから、低インピーダンス配線を用いて高インピーダンスの検出用配線をシールドすることができる。このため、駆動用配線と検出用配線との間で駆動信号が検出信号に混入するのを防ぐことができ、静止時出力のずれを防止し、オフセット温度ドリフト特性を向上させることができる。

[0022]

また、角速度検出素子等が実装される基板として多層基板を用いるから、従来技術のように単層の基板を用いた場合に比べて、駆動用配線、検出用配線等に対する引き回しの制約を無くすことができ、素子等の配置の自由度も高めることができる。この結果、配線等を含めた実装面積を低減することができ、装置全体を小型化することができる。

[0023]

さらに、多層基板を用いることによって配線を自由に引き回すことができるから、多層基板の表面には、角速度検出素子と接続するための電極を高密度に配置できると共に、例えば駆動用配線と検出用配線とを対称性をもって配置することができる。このため、多層基板上に角速度検出素子をフリップチップ実装することができ、ワイヤボンディング実装した場合に比べて、生産性や検出感度を向上することができる。

[0024]

請求項2の発明によれば、角速度検出素子の実装面には素子側駆動用電極と素子側検出用電極を設けると共に、多層基板の表面には基板側駆動用電極と基板側検出用電極を設け、前記素子側駆動用電極と基板側駆動用電極とを接続し、前記素子側検出用電極と基板側検出用電極と基板側を基板にフリップチップ実装する構成としたから、例えば信号処理手段をなすベアチップIC等の実装工程と一緒に角速度検出素子を実装することができ、ワイヤボンディング実装した場合に比べて、生産性を向上することができる。また、ワイヤ間の結合容量を通じてクロストークが混入することがないから、静止時出力のずれとオフセット温度ドリフト特性を向上させることができる。

[0025]

請求項3の発明によれば、角速度検出素子の実装面には素子側駆動用電極と素子側検出 用電極との間に位置して素子側低インピーダンス電極を設けたから、素子側低インピーダ ・と基板側検出用電極も互見を対するとので接続されるから、素子側低インピーダンス電極は基板側駆動用電極と基板側検出用電極との間に配置される。このため、素子側低インピーダンス電極によって基板側駆動用電極と基板側検出用電極との間の結合をも遮断することができる。この結果、これらの電極間でクロストークが生じるのを防止でき、オフセット温度ドリフト特性等を向上させることができる。

[0026]

請求項4の発明によれば、多層基板の表面には基板側駆動用電極と基板側検出用電極との間に位置して基板側低インピーダンス電極を設けたから、基板側低インピーダンス電極によって基板側駆動用電極と基板側検出用電極との間の結合を遮断することができる。また、多層基板に角速度検出素子をフリップチップ実装したときには、素子側駆動用電極と基板側駆動用電極と互いに対向した状態で接続されると共に、素子側検出用電極と基板側検出用電極と基内側を当立いに対向した状態で接続されるから、基板側低インピーダンス電極は素子側駆動用電極と素子側検出用電極との間に配置される。このため、基板側低インピーダンス電極によって素子側駆動用電極と素子側検出用電極との間の結合をも遮断することができる。この結果、これらの電極間でクロストークが生じるのを防止でき、オフセット温度ドリフト特性等を向上させることができる。

[0027]

請求項5の発明によれば、多層基板には角速度検出素子が実装される部位に位置して基板側検出用電極と検出用配線とを接続するスルーホールを設けたから、基板側検出用電極は角速度検出素子の素子側検出用電極と対向する位置にだけ配置すればよく、基板側駆動用電極等の他の電極の引き回し自由度を高めることができる。また、基板側検出用電極は角速度検出素子が実装される部位で多層基板の内部に設けられた検出用配線に接続されるから、基板側検出用電極を多層基板の表面側で信号処理手段に接続した場合に比べて、クロストークを小さくすることができ、静止時出力のずれとオフセット温度ドリフト特性を向上させることができる。

[0028]

請求項6の発明によれば、角速度検出素子の振動体、駆動手段および変位検出手段は、シリコン材料に微細加工を施すことによって形成したから、角速度検出素子を小型化することができる。また、多層基板の内部に検出用配線を設けることによって基板側の電極配置の自由度が高いから、小型化によって角速度検出素子の外部接続用の電極が高密度に配置されたときでも、例えば多層基板上に角速度検出素子をフリップチップ実装することができる。

[0029]

請求項7の発明によれば、角速度検出素子の変位検出手段は振動体の変位に応じた静電容量を検出する構成としたから、検出用配線と駆動用配線との間の結合容量によって検出信号が劣化し易い傾向がある。これに対し、本発明では、多層基板の内部に検出用配線を配置すると共に、該検出用配線は低インピーダンス配線と対向する構成としたから、検出用配線と駆動用配線との間の結合容量を低減してクロストークの発生を抑制することができる。

[0030]

請求項8の発明によれば、多層基板の絶縁層は絶縁性のセラミックス材料を用いて形成したから、例えば角速度検出素子にガラス基板等を用いた場合には、絶縁層に樹脂材料を用いたときに比べて、熱膨張係数の差を小さくすることができる。このため、角速度検出素子の熱歪みを小さくすることができ、角速度の検出感度の変化を抑制することができる

[0031]

請求項9の発明によれば、多層基板のうち厚さ方向の異なる位置に駆動用配線と検出用

[0032]

請求項10の発明によれば、多層基板のうち厚さ方向の同じ位置に駆動用配線と検出用配線とをそれぞれ配置すると共に、駆動用配線と検出用配線との間に他の低インピーダンス配線を配置する構成としたから、他の低インピーダンス配線を用いて駆動用配線と検出用配線との間を遮断することができ、これらの間のクロストークの発生を確実に防ぐことができる。

【発明を実施するための最良の形態】

[0033]

以下、本発明の実施の形態による角速度計測装置について、添付図面を参照しつつ詳細 に説明する。

[0034]

ここで、図1ないし図8は第1の実施の形態を示し、1は後述する多層基板21に搭載される振動型ジャイロ素子からなる角速度検出素子で、該角速度検出素子1は、図2に示すように、直交する3軸のうち素子基板2と平行な第1,第2の軸方向(X軸方向、Y軸方向)に変位可能な振動体3,4と、該振動体3,4をX軸方向に振動させるための駆動手段としての駆動部5A,5B,6A,6Bと、前記振動体3,4がY軸方向に変位するのを検出する変位検出手段としての検出部7A,7B,8A,8Bとによって大略構成されている。

[0035]

ここで、素子基板2は例えばガラス基板等を用いて形成されている。また、振動体3,4、駆動部5A,5B,6A,6B、検出部7A,7B,8A,8Bは、例えば素子基板2上に陽極接合されたシリコン基板に対してエッチング等の微細加工を施すことによって形成されている。また、振動体3,4は梁(図示せず)等を用いてX軸方向、Y軸方向に変位可能に支持されると共に、駆動部5A,5B,6A,6B、検出部7A,7B,8A,8Bは例えば櫛歯状の電極によって構成されている。

[0036]

さらに、素子基板2の裏面(実装面)には、図2ないし図4に示すように、素子側駆動用電極 $9\sim12$ 、素子側検出用電極13, 14 および素子側低インピーダンス電極としてのグランド電極15 が設けられている。そして、駆動部5A, 5B, 6A, 6B は、スルーホール等を用いて素子側駆動用電極9, 10, 11, 12にそれぞれ接続されると共に、検出部7A, 8B は素子側検出用電極13に接続され、検出部7B, 8A は素子側検出用電極14に接続されている。また、振動体3, 4 はグランド電位が印加されるグランド電極15に接続されている。

[0037]

[0038]

・なっている。また、振動体が Avallable Corn じ形状に形成されているから、これらの振動体 3,4に同じ角速度 Ω が作用すると、検出部 7 A,8 Bの検出信号 V s l, V s 4の変化量は同じ値となると共に、検出部 7 B,8 Aの検出信号 V s 2,V s 3の変化量も同じ値となるものである。一方、振動体 3,4 に対して Y 軸方向の同じ加速度が作用すると、検出部 7 A,8 Bの検出信号 V s l,V s 4の変化量は逆符号(正負が逆)で同じ値となり、検出部 7 B,8 Aの検出信号 V s 2,V s 3も逆符号で同じ値となるものである。このため、検出部 7 A,8 Bを素子側検出用電極 1 3 に接続すると共に、検出部 7 B,8 Aを素子側検出用電極 1 4 に接続することによって、検出信号 V s l ~ V s 4 から加速度成分を除去し、角速度成分のみを出力する構成となっている。

[0040]

ここで、素子側駆動用電極 9 , 1 0 と素子側駆動用電極 1 1 , 1 2 は、図 3 および図 4 に示すように、素子基板 2 の裏面側に位置して互いに Y 軸方向に離間した位置に設けられている。これに対し、素子側検出用電極 1 3 , 1 4 は、素子基板 2 の中央部側に配置されている。また、グランド電極 1 5 は、素子側駆動用電極 9 ~ 1 2 、素子側検出用電極 1 3 , 1 4 と絶縁されるように素子基板 2 の裏面のうちこれらの電極 9 ~ 1 4 の周囲(近傍)を除いた部分に形成されている。このため、グランド電極 1 5 は、素子基板 2 の裏面に全面に亘って形成されているものの、素子側駆動用電極 9 , 1 0 の位置と素子側駆動用電極 1 1 , 1 2 の位置とにはそれぞれ開口 1 6 が形成され、素子側検出用電極 1 3 , 1 4 を取囲むと共に、素子側検出用電極 1 3 , 1 4 を取囲むと共に、素子側検出用電極 1 3 , 1 4 と素子側駆動用電極 9 ~ 1 2 との間に配置されている。

[0041]

そして、電極9~15は、電極バッド9A~15Aを介して後述する多層基板21側の電極29~35とそれぞれ接続される構成となっている。

[0042]

21は角速度検出素子1等が実装される多層基板で、該多層基板21は、図6ないし図8に示すように、例えばアルミナ等のセラミックス材料からなる3層の絶縁層22~24によって構成され、これらの絶縁層22~24は互いに積層されている。そして、多層基板21の表面21Aには第1の電極層25が形成され、絶縁層22,23間には第2の電極層26が形成され、絶縁層23,24間には第3の電極層27が形成されると共に、多層基板21の裏面21Bには第4の電極層28が形成されている。

[0043]

29~32は多層基板21の表面21A(最上層の絶縁層22の表面)に設けられた基板側駆動用電極で、該基板側駆動用電極29~32は、素子側駆動用電極9~12と対向した位置に配置されると共に、多層基板21の中央部から外周部に向けて延びている。そして、基板側駆動用電極29,30と基板側駆動用電極31,32はY軸方向に離間して配置され、基板側駆動用電極29,32は後述の駆動用配線41に接続され、基板側駆動用電極30,31は後述の駆動用配線42に接続されるものである。

[0044]

33,34は多層基板21の表面21Aに設けられた基板側検出用電極で、該基板側検出用電極33,34は、素子側検出用電極13,14と対向した位置に配置され、基板側駆動用電極29,30と基板側駆動用電極31,32との間に位置している。そして、基板側検出用電極33,34は、後述のスルーホール46,47を介して多層基板21の内部に設けられた検出用配線43,44に接続されている。

[0045]

35は多層基板21の表面21Aに設けられた基板側低インピーダンス電極としてのグランド電極で、該グランド電極35は、多層基板21の表面21Aのうち角速度検出素子

・びる基板側駆動用電極2 gest Available Cery 各電極29~32に沿って延びる切欠き36がそれぞれ形成されると共に、基板側検出用電極33,34の位置には開口37が形成されている。これにより、グランド電極35のうち開口37の周囲に位置する枠状をなす枠部38が、基板側検出用電極33,34を取囲むと共に、基板側検出用電極33,34と基板側駆動用電極29~32との間に配置されている。

[0046]

また、グランド電極35は後述の信号処理回路部52に向けて延びるグランド配線39 に接続されている。これにより、グランド電極35は、信号処理回路部52のグランド電 極(図示せず)に接続され、グランド電位に保持されている。

[0047]

さらに、多層基板21の表面には略全面に亘ってレジスト膜40が設けられている。そして、レジスト膜40は電極29~35を覆うものの、各電極29~35のうち電極バッド29A~35Aは露出している。これにより、電極29~35は、電極バッド29A~35Aを介して角速度検出素子1の電極9A~15Aに接続され、角速度検出素子1が多層基板21にフリップチップ実装される構成となっている。

[0048]

41,42は多層基板21の表面21Aに設けられた駆動用配線で、該駆動用配線41,42は、図1および図8に示すように多層基板21のY軸方向に向けて延び、基板側駆動用電極29~32と信号処理回路部52との間を接続すると共に、電極29~35、グランド配線39と共に第1の電極層25を構成している。ここで、駆動用配線41は基板側駆動用電極29,32に接続されている。一方、駆動用配線42は、グランド配線39を挟んで駆動用配線41とはX軸方向の反対側に位置し、基板側駆動用電極30,31に接続されている。これにより、駆動用配線41,42は、信号処理回路部52から印加される互いに逆位相の駆動信号Vdl,Vd2を基板側駆動用電極29~32に供給し、角速度検出素子1の振動体3,4をX軸方向に振動させるものである。

[0049]

43,44は多層基板21の内部に設けられた検出用配線で、該検出用配線43,44は、絶縁層23,24間に位置して角速度検出素子1から信号処理回路部52に向けて互いに平行にY軸方向に延びている。また、絶縁層23,24間には、検出用配線43,44をそれぞれ取囲む低インピーダンス配線としてのグランド配線45が設けられ、該グランド配線45はスルーホール(図示せず)等を介して信号処理回路部52のグランド電極(図示せず)に接続されている。そして、検出用配線43,44は、グランド配線45と共に、第3の電極層27を構成している。

[0050]

また、検出用配線43,44は、その一端側がスルーホール46,47を介して基板側 検出用電極33,34に接続されると共に、他端側がスルーホール48,49を介して信 号処理回路部52に接続されている。

[0051]

50 は絶縁層 22 , 23 間に設けられた低インピーダンス配線としてのグランド電極で、該グランド電極 50 は、検出用配線 43 , 44 の略全長に亘って対向して絶縁層 23 の表面側を略全面に亘って覆うものの、検出用配線 43 , 44 等と絶縁するためにスルーホール $46\sim49$ の周囲を除いた位置に形成されている。また、グランド電極 50 は、スルーホール(図示せず)等を介して信号処理回路部 52 のグランド電極(図示せず)に接続されると共に、第2の電極層 26 を構成している。そして、グランド電極 50 は、駆動用配線 41 , 42 と検出用配線 43 , 44 との間に配置され、これらの間の結合容量を小さくしている。

[0052]

・グランド電極(図示せず Best 投続されて 要と共に、第4の電極層28を構成している。そして、グランド電極50は、駆動用配線41,42と検出用配線43,44との間の結合容量を小さくすると共に、外部からのノイズ(雑音信号)が検出用配線43,44に混入するのを防止している。

[0053]

52は多層基板21の表面21Aに設けられた信号処理手段としての信号処理回路部で、該信号処理回路部52は、ベアチップIC52A、各種の能動素子、受動素子からなる回路部品52B等によって構成されると共に、例えばベアチップIC52Aはフリップチップ実装され、回路部品52Bはリフローによる半田付けによってSMD実装(表面実装)されている。

[0054]

また、信号処理回路部52は、駆動用配線41,42、検出用配線43,44、グランド配線39,45,50,51にそれぞれ接続されると共に、多層基板21の表面21Aに設けられたグランド配線53、電源配線54、出力信号配線55にも接続されている。そして、信号処理回路部52は、グランド配線53を介して外部のグランドに接続されると共に、電源配線54を介して駆動電源電圧が供給される。これにより、信号処理回路部52は、互いに逆位相の駆動信号V01,V02を駆動用配線41,42を介して角速度検出素子1に供給すると共に、角速度検出素子1からの検出信号V01,V01,V04を検出用配線43,44を介して受け取り、各種の演算処理等を施すことによって角速度 Ω 1に応じた出力信号V0を出力すると共に、この出力信号V0を出力信号配線55を介して外部に向けて出力する。

[0055]

本実施の形態による角速度センサは上述の如き構成を有するもので、次にその作動について説明する。

[0056]

まず、信号出力回路部52は駆動用配線41,42に対して互いに逆位相な駆動信号Vdl,Vd2を出力すると、駆動信号Vdl,Vd2は駆動用電極9~12,29~32を通じて角速度検出素子1の駆動部5A,5B,6A,6Bに印加される。これにより、振動体3,4に静電引力が作用し、振動体3,4はX軸に沿って図2中の矢示al,a2方向に振動する。この状態でZ軸周りの角速度 Ω が作用すると、振動体3,4には以下の数1に示すコリオリ力が作用するから、振動体3,4は角速度 Ω に応じてY軸に沿って図2中の矢示bl,b2方向に変位、振動する。

[0057]

【数1】

 $F = 2 \times M \times \Omega \times v$

但し、M:振動体3,4の質量

Ω:Z軸周りの角速度

v:振動体3,4のX軸方向の速度

[0058]

このとき、検出部7A,7B,8A,8Bは、振動体3,4のY軸方向の変位に応じて振動体3,4との間の静電容量が変化するから、これらの容量変化に応じた検出信号 V_{s1} $\sim V_{s4}$ を出力する。これらの検出信号 V_{s1} $\sim V_{s4}$ は、検出用電極13,14で合成することで加速度成分が除去されると共に、検出用電極33,34と検出用配線43,44を通じて信号処理回路部52に入力される。このため、信号処理回路部52は、検出信号 V_{s1} $\sim V_{s4}$ に対して同期検波等の信号処理を行うことにより、角速度 Ω を検出し、出力信号 V_{o2} 0 として外部に出力する。

[0060]

そこで、従来技術では、駆動信号と検出信号との間のクロストークを相殺するように駆動用配線と検出用配線とを対称形状に形成していたが、この場合には配線の引き回し自由度が制限されるのに加え、角速度検出素子が位置ずれした状態で基板に実装されたときには駆動用配線と検出用配線との結合容量が変化し、クロストークを十分に相殺することができないという問題があった。

$[0\ 0\ 6\ 1]$

これに対し、本実施の形態によれば、検出用配線 43, 44 を多層基板 21 の内部に設けると共に、多層基板 21 には、厚さ方向に対して該検出用配線 43, 44 と異なる位置に検出用配線 43, 44 を覆うグランド配線 50, 51 を設けたから、グランド配線 50, 51 を用いて高インピーダンスの検出用配線 43, 44 をシールドすることができる。このため、駆動用配線 41, 42 と検出用配線 43, 44 との間で駆動信号 V d1, d1 、d2 が検出信号 V d1 に混入するのを防ぐことができ、静止時出力のずれを防止し、オフセット温度ドリフト特性を向上させることができる。

[0062]

また、角速度検出素子1等を多層基板21に実装するから、従来技術のように単層の基板を用いた場合に比べて、駆動用配線41,42、検出用配線43,44等に対する引き回しの制約を無くすことができ、素子1等の配置の自由度も高めることができる。この結果、配線41~44等を含めた実装面積を低減することができ、装置全体を小型化することができる。

[0063]

さらに、多層基板 2 1 を用いることによって配線 4 1 ~ 4 4 等を自由に引き回すことができるから、多層基板 2 1 の表面 2 1 Aには、角速度検出素子 1 と接続するための電極 2 9 ~ 3 5 を高密度に配置できると共に、例之ば駆動用配線 4 1 , 4 2 と検出用配線 4 3 , 4 4 とを対称性をもって配置し、駆動用配線 4 1 と検出用配線 4 3 との間の結合容量を駆動用配線 4 2 と検出用配線 4 4 との間の結合容量とほぼ同じ値に設定することができる。このため、多層基板 2 1 上に角速度検出素子 1 をフリップチップ実装することができ、フィヤボンディング実装した場合に比べて、生産性や検出感度を向上することができる。

[0064]

特に、本実施の形態では、グランド配線 50 を駆動用配線 41, 42 と検出用配線 43, 44 との間に配置する構成としたから、グランド配線 50 を用いて駆動用配線 41, 42 と検出用配線 43, 44 との間を遮断することができ、これらの間のクロストークの発生を確実に防ぐことができる。

[0065]

また、角速度検出素子1の実装面には素子側駆動用電極9~12と素子側検出用電極13,14を設けると共に、多層基板21の表面21Aには基板側駆動用電極29~32と基板側検出用電極33,34を設け、素子側駆動用電極9~12と基板側駆動用電極29~32とを接続し、素子側検出用電極13,14と基板側検出用電極33,34とを接続

Best Available Copy Best Available Copy

[0066]

また、角速度検出素子1の実装面には素子側駆動用電極 $9\sim12$ と素子側検出用電極13、14との間に位置してグランド電極15を設けたから、グランド電極15によって素子側駆動用電極 $9\sim12$ と素子側検出用電極13、14との間の結合を遮断することができる。また、多層基板21に角速度検出素子1をフリップチップ実装したときには、素子側駆動用電極 $9\sim12$ と基板側駆動用電極 $29\sim32$ は互いに対向した状態で接続されると共に、素子側検出用電極13、14と基板側検出用電極33、34も互いに対向した状態で接続されるから、グランド電極15は基板側駆動用電極 $29\sim32$ と基板側輸出用電極33、34との間に配置される。このため、グランド電極15によって基板側駆動用電極 $29\sim32$ と基板側検出用電極33、34との間の結合をも遮断することができる。この結果、これらの電極 $29\sim32$ と電極33、34との間でクロストークが生じるのを防止でき、オフセット温度ドリフト特性等を向上させることができる。

[0067]

さらに、多層基板 2 1 の表面 2 1 Aには基板側駆動用電極 2 9 \sim 3 2 と基板側検出用電極 3 3 , 3 4 との間に位置してグランド電極 3 5 を設けたから、グランド電極 3 5 によって基板側駆動用電極 2 9 \sim 3 2 と基板側検出用電極 3 3 , 3 4 との間の結合を遮断することができる。このため、角速度検出素子1のグランド電極 1 5 との相乗効果によって、駆動用電極 9 \sim 1 2 9 \sim 3 2 と検出用電極 1 3 , 1 4 , 3 3 , 3 4 との間の結合を確実に遮断することができ、クロストークの遮断効果を高めることができる。

[0068]

また、従来技術では、基板に対して角速度検出素子が位置ずれして実装されたときには、基板側の電極バッドと角速度検出素子の電極バッドとの間で結合容量が変化し、クロストークが発生する傾向があった。しかし、本実施の形態では、駆動用電極 $9\sim1~2$, $2~9\sim3~2$ と検出用電極1~3, 1~4, 3~3, 3~4との間にグランド電極1~5, 3~5を設けたから、角速度検出素子1が多層基板2~1に位置ずれして実装されるときでも、駆動用電極 $9\sim1~2$, $2~9\sim3~2$ と検出用電極1~3, 1~4, 3~3, 3~4との間の結合を遮断し、クロストークの発生を防止することができる。

[0069]

また、多層基板21には角速度検出素子1が実装される部位に位置して基板側検出用電極33,34と検出用配線43,44とを接続するスルーホール46,47を設けたから、基板側検出用電極33,34は角速度検出素子1の素子側検出用電極13,14と対向する位置にだけ配置すればよく、基板側駆動用電極29~32等の他の電極の引き回し自由度を高めることができる。また、基板側検出用電極33,34は角速度検出素子1が実装される部位で多層基板21の内部に設けられた検出用配線43,44に接続されるから、多層基板21の表面21A側で信号処理回路部52に接続した場合に比べて、外部からのノイズの混入を防止することができ、角速度Ωの検出感度を高めることができる。

[0070]

また、基板側検出用電極33,34の長さ寸法(検出部7A,7B,8A,8Bと検出 用配線43,44との間の長さ寸法)を短くすることができるから、基板側検出用電極3 3,34等が駆動用電極29~32等に結合するのを抑制することができる。

$[0 \ 0 \ 7 \ 1]$

さらに、角速度検出素子1の振動体3,4、駆動部5A,5B,6A,6Bおよび検出部7A,7B,8A,8Bは、シリコン材料に微細加工を施すことによって形成したから、角速度検出素子1を小型化することができる。また、多層基板21の内部に検出用配線43,44を設けることによって多層基板21側の電極配置の自由度が高いから、小型化によって角速度検出素子1の外部接続用の電極9~15が高密度に配置されたときでも、

・た静電容量を検出する構成と $\sqrt{\frac{1}{2}}$ を $\sqrt{$

[0073]

さらに、多層基板21の絶縁層22~24は例えばアルミナ等の絶縁性のセラミックス材料を用いて形成したから、角速度検出素子1の素子基板2にガラス基板等を用いた場合には、絶縁層22~24に樹脂材料を用いたときに比べて、熱膨張係数の差を小さくすることができ、検出感度や静止時出力の変化を抑制することができる。

[0074]

次に、図9は本発明による第2の実施の形態を示し、本実施の形態の特徴は、信号処理 回路部を構成するベアチップIC、回路部品のうちフリップチップ実装されるベアチップ IC等を角速度検出素子と同じ多層基板の表面側に設け、表面実装される回路部品を多層 基板の裏面側に設けたことにある。なお、本実施の形態では前記第1の実施の形態と同一 の構成要素に同一の符号を付し、その説明を省略するものとする。

[0075]

61は多層基板21の表面21Aに設けられた信号処理手段としての信号処理回路部で、該信号処理回路部61は、第1の実施の形態と同様に、ベアチップIC61A、回路部品61B等によって構成されている。そして、ベアチップIC61Aは角速度検出素子1と同じ多層基板21の表面21A側に位置してフリップチップ実装され、回路部品61Bは角速度検出素子1と異なる多層基板21の裏面21B側に位置してリフローによる半田付けによってSMD実装(表面実装)されている。また、信号処理回路部61は、駆動用配線、検出用配線(いずれも図示せず)等に接続されている。

[0076]

かくして、このように構成される本実施の形態でも、第1の実施の形態とほぼ同様の作用効果を得ることができる。そして、特に本実施の形態では、信号処理回路部61のうちフリップチップ実装されるベアチップIC61Aを角速度検出素子1と同じ多層基板21の表面21Aに設けたから、ベアチップIC61Aと角速度検出素子1とを一緒に多層基板21に実装することができ、生産性を向上することができる。また、表面実装される回路部品61Bは角速度検出素子1等と異なる多層基板21の裏面21B側に設けたから、回路部品61Bをリフロー半田付けするときに、角速度検出素子1やベアチップIC61A等の実装面(電極バッド等)がリフロー工程で汚染するのを防ぐことができる。この結果、フリップチップ実装の接合不良等を防ぐことができ、歩留まりや実装の信頼性を向上することができる。

[0077]

なお、前記各実施の形態では、2つの振動体3,4からなる角速度検出素子1を用いる構成とした。しかし、本発明はこれに限らず、従来技術と同様に、単一の振動体からなる角速度検出素子を用いる構成としてもよい。

[0078]

また、前記各実施の形態では、第3の電極層27をなす検出用配線43,44を挟んで第2,第4の電極層26,28にグランド電極50,51を設ける構成としたが、必ずしも2つのグランド電極50,51を両方とも設ける必要はなく、いずれか一方だけを設ける構成としてもよい。

[0079]

また、前記各実施の形態では、素子側駆動用電極9~12、素子側検出用電極13,1

・本発明はこれに限らず、素学側駆動用電極9~12と素子側検出用電極13,14との間にグランド電極15が配置されていれば、上記結合容量が異なる値となってもよい。

[0080]

同様に、基板側駆動用電極29~32、基板側検出用電極33,34、グランド電極35はこれらの中心に対してX軸方向、Y軸方向に対して対称形状に形成し、基板側検出用電極33と基板側駆動用電極29~32との結合容量を基板側検出用電極34と基板側駆動用電極29~32と基板側検出用電極33,34との間にグランド電極35が配置されていれば、上記結合容量が異なる値となってもよい。

[0081]

また、前記各実施の形態では、素子側駆動用電極 $9 \sim 1$ 2 と素子側検出用電極 1 3 , 1 4 との間にグランド電極 1 5 を設けると共に、基板側駆動用電極 2 9 \sim 3 2 と基板側検出用電極 3 3 , 3 4 との間にもグランド電極 3 5 を設ける構成とした。しかし、本発明はこれに限らず、例えばグランド電極 1 5 、 3 5 のうちいずれか一方だけ駆動用電極と検出用電極との間に設ける構成としてもよい。

[0082]

また、前記各実施の形態では、低インピーダンス電極としてグランド電極15,35を用い、低インピーダンス配線としてグランド配線45,50,51を用いる構成とした。しかし、本発明はこれに限らず、低インピーダンス電極、低インピーダンス配線は必ずしもグランドに接続される必要はなく、例えば低インピーダンス配線として低インピーダンスな直流電圧配線を用いる構成としてもよい。

[0083]

さらに、前記各実施の形態では、3層の絶縁層22~24(4層の電極層25~28)からなる多層基板21を用いる構成としたが、例えば4層以上の絶縁層(5層以上の電極層)からなる多層基板を用いる構成としてもよい。

[0084]

また、前記各実施の形態では、絶縁層22~24をアルミナ(酸化アルミニウム)を用いて形成したが、他のセラミックス材料を用いて形成してもよく、樹脂材料等の他の絶縁材料を用いて形成してもよい。

[0085]

また、前記各実施の形態では、駆動用配線41,42は、多層基板21の厚さ方向に対して検出用配線43,44と異なる位置として、多層基板21の表面21Aに配置する構成とした。しかし、本発明はこれに限らず、例えば駆動用配線は、多層基板の厚さ方向に対して検出用配線と異なる他の位置(他の電極層)に設ける構成としてもよく、多層基板の厚さ方向に対して検出用配線と同じ位置に配置する構成としてもよい。

[0086]

特に、多層基板の厚さ方向に対して駆動用配線と検出用配線とを同じ位置に配置した場合には、多層基板の厚さ方向に対して検出用配線等と異なる位置に低インピーダンス配線を設けるのに加えて、検出用配線等を同じ位置で駆動用配線と検出用配線との間に他の低インピーダンス配線を設ける構成としてもよい。この場合、他の低インピーダンス配線を用いて駆動用配線と検出用配線との間を遮断することができ、これらの間のクロストークの発生を確実に防ぐことができるものである。

[0087]

さらに、前記各実施の形態では、低インピーダンス配線として検出用配線43,44と 対向した幅の広いグランド配線50,51を用いる構成とした。しかし、本発明はこれに 限らず、低インピーダンス配線として検出用配線と対向する幅の狭い(細長い)グランド 配線を用いる構成としてもよい。また、前記各実施の形態では、低インピーダンス配線と

【図面の簡単な説明】 Best Available Copy


[0088]


- 【図1】本発明の第1の実施の形態による角速度計測装置を示す斜視図である。
- 【図2】図1中の角速度検出素子を示すブロック図である。
- 【図3】図1中の角速度検出素子と多層基板とを分解した状態で拡大して示す分解斜 視図である。
- 【図4】図3中の角速度検出素子を示す底面図である。
- 【図5】図3中の多層基板をレジスト膜を省いた状態で示す平面図である。
- 【図6】角速度計測装置を図1中の矢示リーリ方向からみた断面図である。
- 【図7】角速度計測装置を図1中の矢示VII-VII方向からみた断面図である。
- 【図8】図1中の多層基板を分解して示す分解斜視図である。
- 【図9】第2の実施の形態による角速度計測装置を示す正面図である。


【符号の説明】


[0089]


- 1 角速度検出素子
- 2 素子基板
- 3,4 振動体
- 5 A, 5 B, 6 A, 6 B 駆動部 (駆動手段)
- 7A,7B,8A,8B 検出部(変位検出手段)
- 9~12 素子側駆動用電極
- 13,14 素子側検出用電極
- 15 グランド電極 (素子側低インピーダンス電極)
- 21 多層基板
- 22~24 絶縁層
- 29~32 基板側駆動用電極
- 33,34 基板側検出用電極
- 35 グランド電極(基板側低インピーダンス電極)
- 41,42 駆動用配線
- 43,44 検出用配線
- 45,50,51 グランド配線(低インピーダンス配線)
- 46~49 スルーホール
- 52,61 信号処理回路部(信号処理手段)
- 52A, 61A ベアチップIC
- 52B,61B 回路部品
















【图7】





·

.

.

•

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS

□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.